5-15-01

SECTION AND THE PATENT

Atty Dkt. No. 33082M065

IN THE UNITED STATES PATENT AND TRADEMARK

Applicants:

Masahiko Matsudo, et al.

Serial No.:

New

Group Art Unit: Unassigned

Filed:

January 11, 2001 (Herewith)

Examiner: Unassigned

For

METHOD FOR DEPOSITING TUNGSTEN SILICIDE FILM AND METHOD

FOR PREPARING GATE ELECTRODE/WIRING

CLAIM FOR FOREIGN PRIORITY

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Under the provisions of Section 119 of 35 U.S.C., Applicants hereby claim the benefit of Japanese application No. 2000-002217 filed in Japan on January 11, 2000, relating to the above-identified United States patent application.

In support of Applicants' claim for priority, a certified copy of said Japanese application is attached hereto.

Respectfully submitted,

SMITH, GAMBRELL & RUSSELL, LLP

Beveridge, DeGrandi, Weilacher & Young Intellectual Property Group

By:

Michael A. Makuch, Reg. No. 32,263

1850 M Street, N.W., Suite 800

Washington, D.C. 20036 Telephone: (202) 659-2811

Fax: (202) 659-1462

January 11, 2001

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 1月11日

出願番号

Application Number:


特願2000-002217

東京エレクトロン株式会社

2000年10月 6日

特許庁長官 Commissioner, Patent Office





特2000-002217

【書類名】

特許願

【整理番号】

JP992145

【あて先】

特許庁長官 近藤 隆彦 殿

【国際特許分類】

H01L 21/00

【発明者】

【住所又は居所】

山梨県韮崎市藤井町北下条2381番地の1 東京エレ

クトロン山梨株式会社内

【氏名】

松土 昌彦

【発明者】

【住所又は居所】 山梨県韮崎市藤井町北下条2381番地の1 東京エレ

クトロン山梨株式会社内

【氏名】

鈴木 健二

【発明者】

【住所又は居所】 山梨県韮崎市藤井町北下条2381番地の1 東京エレ

クトロン山梨株式会社内

【氏名】

大久保 和哉

【特許出願人】

【識別番号】

000219967

【氏名又は名称】 東京エレクトロン株式会社

【代表者】

東 哲郎

【代理人】

【識別番号】

100096910

【弁理士】

【氏名又は名称】 小原 肇

【電話番号】

045 (476) 5454

【手数料の表示】

【予納台帳番号】 064828

【納付金額】

21,000円

特2000-002217

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9203553

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 タングステンシリサイド膜の成膜方法及びゲート電極/配線の作製方法

【特許請求の範囲】

【請求項1】 ポリシリコン層上にタングステンシリサイド層を形成する際に、 反応性ガスに燐原子を含むガスを少なくともタングステンシリサイド層の形成初 期段階で添加すると共に、燐原子を含むガスの添加量を0.2~0.45vol.% に設定したことを特徴とするタングステンシリサイド膜の成膜方法。

【請求項2】 ポリシリコン層上にタングステンシリサイド層を形成する際に、 反応性ガスに燐原子を含むガスを少なくともタングステンシリサイド層の形成初 期段階で添加し、タングステンシリサイド層の形成温度をポリシリコン層のシリ コン原子が活性化する温度に設定することを特徴とするタングステンシリサイド 膜の成膜方法。

【請求項3】 上記タングステンシリサイド層の形成温度を少なくとも700℃ に設定することを特徴とする請求項2に記載のタングステンシリサイド膜の成膜方法。

【請求項4】 反応性ガスに燐原子を含むガスを添加する第一の段階と、反応性 ガスに燐原子を含むガスを添加しない第二の段階を含むことを特徴とする請求項 1~請求項3のいずれか1項に記載のタングステンシリサイド膜の成膜方法。

【請求項5】 ポリシリコン層上にタングステンシリサイド層を成膜する工程と、上記タングステンシリサイド層上にシリコン層を成膜する工程を有することを 特徴とするゲート電極/配線の作製方法。

【請求項6】 ポリシリコン層上にタングステンシリサイド層を成膜する工程と、ポリシリコン層及びタングステンシリサイド層を含むゲート電極/配線層の側壁を酸化する工程と、これらの工程の間で行われる短時間アニール工程とを有することを特徴とするゲート電極/配線の作製方法。

【請求項7】 ポリシリコン層と、このポリシリコン層上に形成されたタングステンシリサイド層と、このタングステンシリサイド層上に形成されたシリコン層とを有することを特徴とするゲート電極/配線構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、主として半導体装置に関し、更に詳しくはゲート電極/配線(ゲート電極及び/または配線)に用いられるタングステンシリサイド膜の成膜方法及び ゲート電極/配線の作製方法に関する。

[0002]

【従来の技術】

LSIなどの半導体装置において、ゲート電極及び配線の低抵抗化のため、ゲート電極及び配線として例えば図3に示すようにポリシリコン層10とタングステンシリサイド層20を重ねた、いわゆるポリサイド構造が広く用いられている。ポリサイド構造の上層であるタングステンシリサイド層20は、一般にWF₆/SiC I₂H₂/Arを反応性ガスとしたCVD法で成膜される。そこで、従来の成膜方法では、成膜温度や反応性ガスの圧力、ガス流量、ガス流量比等を調整してタングステンシリサイド層の必要とされる膜質を得るようにしている。尚、図3において、30はシリコン基板、31はシリコン酸化膜、40はシリコン酸化膜、50はシリコン窒化膜、60はシリコン酸化物からなる側壁である。

[0003]

【発明が解決しようとする課題】

しかしながら、現状では従来のタングステンシリサイド膜の成膜方法を用いて可能な限り微細化したポリサイド構造の電極及び配線を作製した場合には、その作製段階で図3に示すように電極または配線の内部にボイドVが形成されることがある。現段階では半導体装置の生産性に影響を与えるほどのボイドではないが、今後更に電極及び配線の微細化、低抵抗化が進むとこのようなボイドの影響が顕在化し、歩留りを低下させることが予測される。

[0004]

本発明は、上記課題を解決するためになされたもので、ポリサイド構造の電極及 び配線内にボイドを形成させることなく、将来における歩留りを高めることがで きるタングステンシリサイド膜の成膜方法及びゲート電極/配線の作製方法を提 供することを目的としている。また、本発明は、本発明のゲート電極/配線の作製方法により作製されたゲート電極/配線構造を併せて提供することを目的としている。

[0005]

【課題を解決するための手段】

本発明者等は、ボイドの発生工程を特定するために電極/配線の作製工程の側壁酸化工程の終了後にポリシリコン層10からタングステンシリサイド層20を剥離したところポリシリコン層10表面の中央部分にボイドに対応する窪みV'のあることが判った(図4参照)。これに基づき、本発明者等はボイドの存在場所及び工程から側壁酸化工程でボイドが発生するとの予測を立てて処理温度、処理時間を変化させて側壁酸化を実施したところ、処理時間が短い場合や処理温度が低い場合にはボイドが認められなかったが、高温で処理したところボイドの発生することが判った。この事実から、ポリシリコン層10とタングステンシリサイド層20の界面には格子欠陥や格子間原子が他の部分よりも集中しているため、高温下で側壁酸化を実施する場合には図3に矢印で示すようにポリシリコン層10表面のシリコン原子が格子欠陥を媒体として周囲へ拡散し、側壁酸化のために消費されてボイドが発生すると推定した。

[0006]

そこで、本発明者等は、側壁酸化工程でもシリコン原子を消費する虞のないタン グステンシリサイド膜の成膜方法及びゲート電極/配線の作製方法について種々 検討した結果、特定条件下でタングステンシリサイド膜を成膜したり、ゲート電 極/配線を作製することによりその目的を達成し得ること知見した。

[0007]

本発明は上記知見に基づいてなされたもので、請求項1に記載のタングステンシリサイド膜の成膜方法は、ポリシリコン層上にタングステンシリサイド層を形成する際に、反応性ガスに燐原子を含むガスを少なくともタングステンシリサイド層の形成初期段階で添加すると共に、燐原子を含むガスの添加量を0.2~0.45vol.%に設定したことを特徴とすることを特徴とするものである。

[0008]

また、本発明の請求項2に記載のタングステンシリサイド膜の成膜方法は、ポリシリコン層上にタングステンシリサイド層を形成する際に、反応性ガスに鱗原子を含むガスを少なくともタングステンシリサイド層の形成初期段階で添加し、タングステンシリサイド層の形成温度をポリシリコン層のシリコン原子が活性化する温度に設定することを特徴とするものである。

[0009]

また、本発明の請求項3に記載のタングステンシリサイド膜の成膜方法は、請求項2に記載の発明において、上記タングステンシリサイド層の形成温度を少なくとも700℃に設定することを特徴とすることを特徴とするものである。

[0010]

また、本発明の請求項4に記載のタングステンシリサイド膜の成膜方法は、請求項1~請求項3のいずれか1項に記載の発明において、反応性ガスに燐原子を含むガスを添加する第一の段階と、反応性ガスに燐原子を含むガスを添加しない第二の段階を含むことを特徴とするものである。

[0011]

また、本発明の請求項5に記載のゲート電極/配線の作製方法は、ポリシリコン 層上にタングステンシリサイド層を成膜する工程と、上記タングステンシリサイ ド層上にシリコン層を成膜する工程を有することを特徴とするものである。

[0012]

また、本発明の請求項6に記載のゲート電極/配線の作製方法は、ポリシリコン 層上にタングステンシリサイド層を成膜する工程と、ポリシリコン層及びタング ステンシリサイド層を含むゲート電極/配線層の側壁を酸化する工程と、これら の工程の間で行われる短時間アニール工程とを有することを特徴とするものであ る。

[0013]

また、本発明の請求項7に記載のゲート電極/配線構造は、ポリシリコン層と、 このポリシリコン層上に形成されたタングステンシリサイド層と、このタングス テンシリサイド層上に形成されたシリコン層とを有することを特徴とするもので ある。

[0014]

本発明のタングステンシリサイド膜の成膜方法(以下、単に「成膜方法」と称す。)では予め従来公知の方法により形成されたポリシリコン層上に以下で説明する方法によりタングステンシリサイド層を形成する点に特徴がある。本発明において、燐原子を含むガスとは燐原子が結合したガス状分子で、例えばホスフィン(PH3)等が好ましく用いられる。また、反応性ガスとはタングステンシリサイドを生成する場合に必要な複数種のガスからなる混合ガス組成物で、反応性ガスとしては、例えば六フッ化タングステン(WF6)、ジクロロシラン(SiCl2H2)及びアルゴン(Ar)の混合ガスが好ましい。各ガスの組成比は(WF6/SiCl2H2/Ar)適宜設定することができる。

[0015]

而して、本発明の成膜方法では、ポリシリコン層上にタングステンシリサイド層と形成する際に、少なくともタングステンシリサイド層の形成初期段階で反応性ガスに燐原子を含むガスを添加したガス組成物が用いられる。反応性ガスに燐原子を含むガスが添加することにより、ポリシリコン層の表面にタングステンシリサイドの成長核を形成することができ、この成長核を基にタングステンシリサイド結晶を成長させ、成長の際にタングステンシリサイド膜の結晶粒径や結晶方向を適宜制御することができ、比抵抗が小さくマイグレーション耐性に優れ安定した膜質を得ることができる。更に、本発明では単に燐原子を加えるだけでなく、燐原子を含むガスの添加量を約0.2~0.45vol.%に設定し、ポリシリコン層のシリコン原子の拡散を防止できるようにする。燐原子を含むガスの添加量をこの範囲に設定することにより燐原子がポリシリコン層上面及びその近傍の格子欠陥を埋め、ポリシリコン層からのシリコン原子の拡散を防止し、あるいは抑制することができる。燐原子を含むガスの添加量が反応性ガスの0.2vol.%未満であれば燐原子を含むガスの添加効果が認められず、0.45vol.%を超えると膜質を劣化させる虞がある。

[0016]

従って、燐原子を含むガスは少なくともタングステンシリサイド層の形成初期段階で添加すれば良いことから、形成初期段階を過ぎれば、そのまま成膜工程の終

了まで燐原子を含むガスを添加し続けても良いし、添加しなくても良い。これらいずれの場合であっても成膜工程は第一の段階と第二の段階に分けることが好ましい。第一の段階では所定量の燐原子を含むガスを添加し、第二の段階では第一の段階よりも少ない燐原子を含むガスを添加する場合と、燐原子を添加しない場合とがある。

[0017]

第一の段階では比較的シリコンリッチなタングステンシリサイド層からなる第一のタングステンシリサイド膜を形成することが好ましい。この工程では上述のように燐原子を含むガスが添加された反応性ガスが用いられ、このガスによりタングステンシリサイドの成長核を形成することで結晶粒径及び結晶方向を制御することができる。ここで比較的シリコンリッチなタングステンシリサイド層とはタングステンシリサイド(W_x Si $_y$)の各原子数の比(x/y)が2/5未満で、シリコン原子の比率が高い層のことを云う。

[0018]

第二の段階は第一の段階から連続して行われ、この工程では比較的タングステンリッチなタングステンシリサイド層からなる第二のタングステンシリサイド膜を形成することが好ましい。この工程では第一の段階で形成された成長核を基にタングステンシリサイド膜を成膜することができる。そのため、第二の段階では燐原子を含むガスを用いなくても反応性ガスだけで結晶粒径及び結晶方向が揃った比較的タングステンリッチなタングステンシリサイド層を形成することができる。ここで比較的タングステンリッチなタングステンシリサイド層とはタングステンシリサイド(WxSiy)の各原子数の比(x/y)が2/5を超えるタングステン原子の比率が高い層のことを云う。第二の段階は第一の段階から引き続き行われるため、第二の段階で燐原子を含むガスを添加しない反応性ガスを用いても第一の段階で用いた反応性ガスに含まれていた燐原子が残留していることがある。そのため、本来燐原子を添加していないにも拘らず、第二の段階で用いられる燐原子を含まない反応性ガスに第一の段階での残留燐原子が混入して微量ではあるが燐原子を含むタングステンシリサイド膜が形成される場合がある。また、第二の段階で燐原子を含まない反応性ガスを用いて成膜しても第一のタングステンシ

リサイド膜(下層)から第二のタングステンシリサイド膜(上層)へ燐原子が拡散し、結果的に燐原子が含まれるタングステンシリサイド膜が形成される場合もある。

[0019]

また、第二の段階でも燐原子を含むガスが添加された反応性ガスを用いる場合には第二の段階の燐原子を含むガスの添加量の割合を第一の段階の添加量の割合よりも低く設定する。これにより上層は下層の燐原子の濃度より低濃度の燐原子が含まれたタングステンシリサイド膜になる。このように上層である第二のタングステンシリサイド膜の燐濃度を下層である第一のタングステンシリサイド膜の燐濃度よりも低くすることで、成膜後の熱処理において下層から上層へ燐原子が拡散して下層の燐濃度を下げることができる。下層の燐原子は熱処理後に上層へ拡散し、最終的に全体で略均一な燐濃度のタングステンシリサイド膜が得られる。

[0020]

また、本発明の成膜方法では、タングステンシリサイド層の形成温度(以下、「成膜温度」と称す。)をポリシリコン層のシリコン原子を活性化する温度に設定する。その温度として少なくとも700℃に設定することが好ましい。これによりポリシリコン層、タングステンシリサイド層のシリコン原子が活性化されるため、格子欠陥が発生しても直ちにシリコン原子で格子欠陥を埋めるため結果としてボイドが生成しない。

[0021]

このため後工程の側壁酸化工程で熱エネルギーを付与してもポリシリコン層とタングステンシリサイド層間の格子欠陥に由来するシリコン原子の拡散がなく、その分だけ側壁酸化で消費されるシリコン原子の絶対量が減少し、ボイドの形成を防止することができる。従って、成膜温度を少なくとも700℃の高温に設定した場合には、燐原子はタングステンシリサイド層の結晶粒径及び結晶方向を制御するための添加量、例えば0.02~0.2vol.%で足りる。

[0022]

また、本発明のゲート電極/配線の作製方法は、ポリシリコン層上にタングステンシリサイド層を成膜する工程と、タングステンシリサイド層上にシリコン層を

成膜する工程を有している。前者のタングステンシリサイド膜の成膜工程は、従来公知の成膜方法を用いることができるが、電極及び配線の微細化及び低抵抗化に対処するためには上述の本発明の成膜方法を用いることが好ましい。後者のシリコン膜の成膜工程は従来公知の成膜方法を用いることができる。このシリコン層は側壁酸化工程において形成されるシリコン酸化膜のシリコン原子の供給源となるものである。シリコン層のシリコン原子がポリシリコン層のシリコン原子を肩代わりするため、仮にポリシリコン層とタングステンシリサイド層間に格子欠陥があっても側壁酸化工程ではシリコン層のシリコン原子が優先してシリコン酸化膜用として供給され、その分だけポリシリコン層の格子欠陥に関与するポリシリコン原子の周囲への拡散が抑制され、あるいは防止され、ポリシリコン層とタングステンシリサイド層間でのボイドの形成を抑制し、あるいは防止することができる。

[0023]

また、本発明の他のゲート電極/配線の作製方法は、ポリシリコン層上にタング ステンシリサイド層を形成する工程と、ポリシリコン層及びタングステンシリサ イド層を含むゲート電極/配線層の側壁を酸化する工程と、これらの工程の間に 行われる短時間アニール工程とを含んでいる。前者のポリシリコン層上にタング ステンシリサイド層を形成する工程は、従来公知の成膜方法を用いることができ るが、上述した本発明の成膜方法を用いることが好ましい。従来公知のタングス テンシリサイド膜の成膜方法を用いると、ポリシリコン層とタングステンシリサ イド層間に格子欠陥が集中する。このため、本発明では成膜工程と側壁酸化工程 の間に短時間アニール工程を導入している。タングステンシリサイド膜の後に短 時間アニール工程を導入することにより、ポリシリコン層とタングステンシリサ イド層の界面に格子欠陥が集中的に存在していてもこの熱処理によりポリシリコ ン層及びタングステンシリサイド層の各原子が活性化して相互拡散し、特にこの 界面に存在する格子欠陥をシリコン原子で埋めて格子欠陥を是正する。つまり、 短時間アニールによりタングステンシリサイド層の形成段階でポリシリコン原子 が活性化する温度(少なくとも700℃の高温)に設定する場合と同等の作用効 果が奏し得られることになる。

[0024]

従って、短時間アニールの後、側壁酸化を実施してもポリシリコン層とタングステンシリサイド層の界面付近の一部分のシリコン原子が集中的に周囲へ拡散する現象はなくなり、界面近傍のポリシリコン層のシリコン原子が全面で均等に拡散して側壁酸化膜へ供給され、結果的にポリシリコン層が全体的に薄くなり、ボイドの発生を防止することができる。この短時間アニールは例えばハロゲンランプ等の熱源から熱エネルギーを付与して窒素ガス等の不活性ガス雰囲気下で実施される。

[0025]

【発明の実施の形態】

以下、図1を参照しながら本発明の実施形態について説明する。

図1は本実施形態のタングステンシリサイド膜を用いた半導体装置のゲート部を拡大して示す断面図で、同図に示すように、例えば、シリコン基板1上には約100オングストローム厚のゲート絶縁膜となるシリコン酸化膜2が形成され、このシリコン酸化膜2上には1000オングストローム厚のポリシリコン層3が形成されている。更に、ポリシリコン層3上にはタングステンシリサイド層4が形成されている。このタングステンシリサイド層4は同図に示すように下層5と上層6の二層に分かれて形成されている。下層5は上層6を成膜する際の成長核を提供するための層で、比較的シリコンリッチなタングステンシリサイドからなっている。上層6はタングステンシリサイド層の厚みのほとんどを占める主層で、比較的タングステンリッチな層からなっている。

[0026]

下層 5 は例えば約 1 5 0 オングストローム厚さで、上層 6 は例えば約 8 5 0 オングストローム厚で、両方の層を合わせた厚さが約 1 0 0 0 オングストローム厚になっている。タングステンシリサイド層 4 は従来公知のC V D 法で形成することができるが、本実施形態では反応性ガス ($WF_6/SiCl_2H_2/Ar$)に燐原子を含むガスとして例えばホスフィン (PH_3)が添加され、7 0 0 C で成膜した点に特徴があり、この点が従来のプロセスとは全く異なっている。

[0027]

【実施例】

次いで、本実施形態の成膜方法について実施例1~4、参考例及び比較例に基づいて具体的に説明する。被処理体としては例えば直径8インチの半導体ウエハを用い、成膜装置としてはチャンバ内容量が例えば約18リットルのものを用いた。そして、既に形成されたポリシリコン層3上に本実施例のタングステンシリサイド膜4を以下の条件で成膜した。

[0028]

実施例1

本実施例では、成膜工程の第一の段階ではホスフィンガスが添加された反応性ガス($WF_6/SiCl_2H_2/Ar/PH_3=1$ sccm/300 sccm/20 sccm/60 sccm(PH_3 は1%に希釈したものの流量を示す。以下の実施形態においても同じ))をチャンバー内へ供給し、チャンバー内のサセプター温度が約700℃で、チャンバー内のガス圧力が約4.5 Torrの条件下で半導体ウエハのポリシリコン層3上に約52秒間成膜処理を施し、約150オングストロームの成長核層である下層5を得た。この場合、ホスフィンガスの濃度は約0.16 vol.%でる。

[0029]

引き続き、連続成膜により上層 6 を形成する。この第二の段階ではホスフィンガスを添加しない反応性ガス (WF₆/SiCl₂H₂/Ar = 7. 0 sccm/8 5 sccm/3 5 0 sccm) をチャンバー内へ供給し、サセプター温度が約 7 0 0 ℃で、チャン バー内圧力が約4. 5 Torrの条件下で約3 1 秒間成膜処理を施した後、ジクロロシランをポストフローとして3 0 秒間供給し、約8 5 0 オングストロームの上層 6 を得た

[0030]

次いで、従来公知の手法によりTEOSを用いてタングステンシリサイド層4の表面にパッシベーション膜(SiO₂膜)を成膜した。次いで、半導体ウエハにレジストを塗布した後露光、現像処理した後、エッチング処理により電極/配線パターンを形成し、レジスト膜を除去した。その後、半導体ウエハを100%の酸素ガス雰囲気下、850℃で30分間処理して電極/配線の側壁酸化を行った

[0031]

実施例2

本実施例では、成膜工程の第一の段階でホスフィンガスの添加量を2倍にすると 共にチャンバー内のサセプター温度を実施例1の場合の700℃より低い約61 0℃に設定した以外は実施例1と同様の条件で成膜処理し、約150オングスト ロームの下層5及び約850オングストロームの上層6を得た。次いで、実施例 1と同様の条件で電極/配線を形成した後、側壁酸化を行った。

[0032]

参考例1

本参考例1では、チャンバー内のサセプター温度を610℃に設定した以外は実施例1と同一条件で成膜処理し、約150オングストロームの下層5及び約850オングストロームの上層6を得た。次いで、実施例1と同様の条件で電極/配線を形成した後、側壁酸化を行った。

[0033]

比較例1

本比較例では、反応性ガスにフォスフィンガスを添加しない点を除き、実施例1 と同一の条件で成膜処理し、約150オングストロームの下層5及び約850オングストロームの上層6を得た。次いで、実施例1と同様の条件で電極/配線を 形成した後、側壁酸化を行った。

[0034]

側壁酸化後の実施例1、2、参考例1及び比較例1の各サンプルについてボイドの有無を調べた。ボイドの有無を調べるために、サンプルをウェットエッチング処理またはドライエッチング処理を施してSiO2膜を除去した後、APM溶液(アンモニア過水)を用いてウェットエッチング処理を施してタングステンシリサイド層4を除去した。タングステンシリサイド層4を除去した各サンプルをSEMを用いて配線パターンの表面及び断面を観察した。この結果、実施例1、2のいずれにもポリシリコン層3の表面が平坦で図4に示すような窪みが認められた。たが、比較例1ではポリシリコン層3の表面中央部に窪みが認められた。

[0035]

また、参考例1ではポリシリコン層3の表面中央部に窪みが認められたが、比較例1の場合よりも軽微であった。このことから、タングステンシリサイド層4の形成段階で燐原子を添加することでポリシリコン層とタングステンシリサイド層4の界面に燐原子が格子間原子として介在し、ポリシリコン層からのシリコン原子の拡散を抑制していることが判った。また、実施例2の結果を加味するとフォスフィン(燐原子)の添加量が増えることによりポリシリコン層とタングステンシリサイド層の界面のより多くの格子欠陥を燐原子で埋め、シリコン原子の拡散をより確実に防止できることが判った。

[0036]

実施例3

本実施例では、参考例1と同一条件で成膜処理し、約150オングストロームの下層5及び約850オングストロームの上層6を得た後、側壁酸化処理前、具体的にはタングステンシリサイド膜を成膜した直後、あるいは側壁酸化処理の直前に100%の窒素ガス雰囲気下で1000℃、30秒の短時間アニール処理を行った。次いで、側壁酸化を行った後、実施例1の場合と同様の処理を行ってタングステンシリサイド層を除去した後、SEMを用いて配線パターンの表面及び断面を観察した。この結果、ポリシリコン層3の表面が平坦で窪みが認められなかった。このことから、短時間アニールはタングステンシリサイド層の形成温度を高めてシリコン原子を活性化する場合と同様にポリシリコン層とタングステンシリサイド層の界面でシリコン原子とタングステン原子の相互拡散が起こって格子欠陥が是正され、ポリシリコン層からのシリコン原子の拡散を防止できることが判った。

[0037]

実施例4

本実施例では、参考例1と同様の手順で図2に示すようにポリシリコン層3及び タングステンシリサイド層4を形成し、タングステンシリサイド層4上に従来公 知の方法により約50~200オングストロームのシリコン層7を形成した後、 例えばTEOSを用いてパッシベーション層(図示せず)を形成した。次いで、 実施例1と同様の条件で電極/配線を形成した後、側壁酸化を行った。その後、 実施例1の場合と同様に手法によりエッチング処理を施してタングステンシリサイド層4までを除去した後、ポリシリコン層3の表面をSEMにより観察した結果、ポリシリコン層3の表面には窪みが認められなかった。このことから、タングステンシリサイド層上のシリコン層が側壁酸化時のシリコン原子の供給源になっていることが確認された。

[0038]

尚、上記各本実施例ではタングステンシリサイド膜を半導体装置へ適用した例に ついて説明したが、本発明のタングステンシリサイド膜はLCDなどの電極/配 線構造にも適用することができる。

[0039]

【発明の効果】

本発明の請求項1~請求項6に記載の発明によれば、ポリサイド構造の電極及び 配線内にボイドを形成させることなく、歩留りを高めることができるタングステ ンシリサイド膜の成膜方法及びタングステンシリサイド膜を含む導電膜の作製方 法を提供することことができる。

[0040]

また、本発明の請求項7に記載の発明によれば、ポリサイド構造の電極及び配線 内にボイドを形成させることなく、歩留りを高めることができるゲート電極/配 線構造を提供することことができる。

【図面の簡単な説明】

【図1】

本発明の一実施形態にかかる半導体装置の要部を模式的に示す断面図である。

【図2】

本発明の他の実施形態にかかる半導体装置の要部を模式的に示す断面図である。

【図3】

側壁酸化により形成されたボイドを有する配線構造を模式的に示す断面図である

【図4】

図3に示す配線構造からポリシリコン層を残した状態を模式的に示す斜視図であ


る。

【符号の説明】


- 1 シリコン基板
- 2 シリコン酸化膜
- 3 ポリシリコン層
- 4 タングステンシリサイド層
- 5 タングステンシリサイド層(下層)
- 6 タングステンシリサイド層(上層)
- 7 シリコン層

【書類名】図面


【図1】




【図2】



【図3】



【図4】



【書類名】要約書

【要約】

【課題】 ポリサイド構造の電極及び配線は、作製段階で図3に示すように電極または配線の内部にボイドVが形成され、今後更に電極及び配線の微細化、低抵抗化が進むとボイドの影響が顕在化し、歩留りを低下させる。

【解決手段】 本発明のタングステンシリサイド膜の成膜方法は、ポリシリコン 層上にタングステンシリサイド層を形成する際に、反応性ガスに燐原子を含むガスを少なくともタングステンシリサイド層の形成初期段階で添加すると共に、燐原子を含むガスの添加量を0.2~0.45vol.%に設定したことを特徴とする

【選択図】 図1

認定・付加情報

特許出願の番号

特願2000-002217

受付番号

50000011967

書類名

特許願

担当官

第五担当上席 0094

作成日

平成12年 2月 7日

<認定情報・付加情報>

【提出日】

平成12年 1月11日



識別番号

[000219967]

1. 変更年月日

1994年 9月 5日

[変更理由]

住所変更

住 所

東京都港区赤坂5丁目3番6号

氏 名

東京エレクトロン株式会社